VerilogとFPGAの練習として、MachXO2で流れるLチカをしてみた。 こういうのがled <= {led[6:0], led[7]};みたいな感じで書けるのがVerilogは面白い。 FPGAができるよう …